电路整理

网表提取得到的门级或管级网表数据通常称为平面化网表。基于平面化网表是无法理解原芯片的模块功能和设计理念的。将平面化网表转化为平面化电路图并整理成为可反映芯片原始设计思想的易于理解的层次化电路，能够大大加快工程师对提取电路的理解。芯愿景公司提供的电路整理服务能够在平面化电路图中进行模块的识别分析，形成更高层次的子电路。平面化电路图在逐渐简化过程中，形成一定的层次化结构。整理后的电路图称为层次化电路图。芯愿景公司的逻辑功能分析器软件HxDesigner可以自动维护连接关系的一致性，方便的跟踪功能可以更好的查看线网的连接关系，帮助工程师非常方便的进行电路整理。

模拟电路整理

芯愿景公司的模拟电路整理团队具有全面的专业技术能力，分析项目类型已涵盖了模拟电路设计的众多领域，包括电源管理，数据转换器，射频芯片等，对于许多典型模块的结构设计具有较深的认识，如LDO, Buck/Boost转换器，PWM控制方式，Pipeline ADC, Δ-∑ ADC, LNA, VCO等。借助强大的逻辑功能分析器软件HxDesigner，模拟电路整理团队将提供高效的服务，大大缩短产品的设计周期。HxDesigner为模拟电路提供了标准的Spice接口，可将电路整理结果输出Spice网表格式，方便快捷的应用Hspice进行后续的仿真。

数字电路整理

由于大规模数字电路都是使用硬件描述语言进行设计，由软件综合来实现，因此整理的难度较大。经过众多项目的整理研究，数字电路整理团队已总结出众多的规律与方法，结合 Hierux软件各种搜索算法，使得大规模数字电路整理效率有了很大的提高。整理后清楚的数据流向使客户能够更好的了解芯片的架构，更快的进行电路的仿真调试。 数字电路整理团队已积累了多个几十万门规模电路的整理经验，高效的整理效率为客户大大缩短了后期的分析仿真时间。HxDesigner为数字电路提供了标 准的Verilog接口，可将数字电路整理结果输出Verilog网表格式，方便快捷的应用其他工具进行仿真。

电路整理后的数据查看

1. 层次化加亮浏览。平面化电路图经过整理后，形成层次化电路图。使用Hierux Reporter软件可以方便的层次化浏览电路图。

2. 交叉定位。Hierux系列软件支持电路图和版图的双向交叉定位，双向交叉定位功能使版图分析与电路分析得到了很好的结合。